

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-336512
 (43)Date of publication of application : 17.12.1993

(51)Int.CI. H04N 7/137
 // G06F 15/70

(21)Application number : 04-142470 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD


(22)Date of filing : 03.06.1992 (72)Inventor : KURANO YUKIO
 YAMADA SEIDON
 NISHINO SHOICHI

(54) MOTION DETECTING DEVICE

(57)Abstract:

PURPOSE: To provide a motion detecting method while maintaining detection precision with a calculation frequency and a device scale which are smaller than before.

CONSTITUTION: This device has a dividing means 31 which divides a process screen into plural blocks, a reference block taking-out means 38 which sets a specific detection range from a position in a reference screen corresponding to the position of a process block where a motion vector is to be detected among the divided blocks, searches the part in the detection range by determining plural search position intervals stepwise, and takes a reference block for pattern matching with the process block out of the detection range corresponding to the steps, a pixel taking-out means 40 which takes out all or some of pixels constituting the reference block and process block according to the search position intervals, a pattern matching means 44 which performs the pattern matching of the reference block and process block by using the taken-out pixels, and a means 45 which determines motion vectors in the respective steps according to the results of the pattern matching means 44.



LEGAL STATUS

[Date of request for examination] 18.07.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than withdrawal
 the examiner's decision of rejection or
 application converted registration]

[Date of final disposal for application] 04.12.1998

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-336512

(43) 公開日 平成5年(1993)12月17日

(51) Int. Cl.⁵
 H04N 7/137
 // G06F 15/70

識別記号 Z
 410

序内整理番号 8837-5L

F I

技術表示箇所

審査請求 未請求 請求項の数 6 (全9頁)

(21) 出願番号 特願平4-142470

(22) 出願日 平成4年(1992)6月3日


(71) 出願人 000005821
 松下電器産業株式会社
 大阪府門真市大字門真1006番地
 (72) 発明者 倉野 幸生
 大阪府門真市大字門真1006番地 松下電器
 産業株式会社内
 (72) 発明者 山田 正鉄
 大阪府門真市大字門真1006番地 松下電器
 産業株式会社内
 (72) 発明者 西野 正一
 大阪府門真市大字門真1006番地 松下電器
 産業株式会社内
 (74) 代理人 弁理士 小鍛治 明 (外2名)

(54) 【発明の名称】動き検出装置

(57) 【要約】

【目的】 従来よりも少ない計算回数、小さい装置規模で、検出精度を保持しながら動き検出法を得る。

【構成】 処理画面を複数個のブロックに分割する分割手段31と、分割手段31により分割されたブロックのうち動きベクトルを検出しようとする処理ブロックの位置に対応している参照画面内の位置から所定の検出範囲を設定し、前記検出範囲内を複数の探索位置間隔を段階的に定めて探索し、各段階に応じて検出範囲内より処理ブロックとのパターンマッチングを行なうための参照ブロックを取り出す参照ブロック取り出し手段38と、探索位置間隔に応じて参照ブロック、および処理ブロックを構成する全ての画素、あるいは一部の画素を取り出す画素取り出し手段40と、画素取り出し手段40によって取り出された画素を用いて参照ブロック、および処理ブロックのパターンマッチングを行なうパターンマッチング手段44と、パターンマッチング手段44の結果より各段階における動きベクトルを決定する手段45を有する。



【特許請求の範囲】

【請求項1】 入力画像信号の画面のうち、処理画面と参照画面との間における動きベクトルの検出を行なう動き検出装置において、前記処理画面を複数個のブロックに分割する分割手段と、前記分割手段により分割されたブロックのうち動きベクトルを検出しようとする処理ブロックの位置に対応している前記参照画面内の位置から、所定の検出範囲を設定し、前記検出範囲内を、複数の探索位置間隔を段階的に定めて探索し、前記各段階に応じて前記検出範囲内より前記処理ブロックとのパターンマッチングを行うための参照ブロックを取り出す参照ブロック取り出し手段と、前記探索位置間隔に応じて前記参照ブロック、および前記処理ブロックを構成する全ての画素、あるいは一部の画素を取り出す画素取り出し手段と、前記画素取り出し手段によって取り出された画素を用いて前記参照ブロック、および前記処理ブロックのパターンマッチングを行うパターンマッチング手段と、前記パターンマッチング手段の結果より前記各段階における動きベクトルを決定する手段を有することを特徴とする動き検出装置。

【請求項2】 画素取り出し手段に、探索位置間隔が狭まるにつれて、取り出す画素数を増やす手段を接続した請求項1記載の動き検出装置。

【請求項3】 画素取り出し手段として、参照ブロック、および処理ブロックを構成する画素に低域通過フィルタを掛け、前記低域通過フィルタを掛けた画素のうち、全ての画素、あるいは少ない画素数の画素を取り出す手段を用いた請求項1記載の動き検出装置。

【請求項4】 入力画像信号の画面のうち、処理画面と参照画面との間における動きベクトルの検出を行なう動き検出装置において、前記処理画面を複数個のブロックに分割する分割手段と、前記分割手段により分割されたブロックのうち動きベクトルを検出しようとする処理ブロックの位置に対応している前記参照画面内の位置から、所定の検出範囲を設定し、前記検出範囲内を、複数の探索位置間隔を段階的に定めて探索し、前記各段階に応じて前記検出範囲内により前記処理ブロックとのパターンマッチングを行うための参照基準位置を設定する参照基準位置設定手段と、前記探索位置間隔に応じて前記参照基準位置設定手段により設定された基準位置より参照画面内の画素である参照画素の取り出しを設定する参照画素取出手段と、前記各段階に応じて前記処理ブロックを構成する処理ブロック内の全ての画素、あるいは一部の画素を取り出す処理画素取り出し手段と、前記参照画素取り出し手段によって取り出された画素を用いて前記参照ブロック、および前記処理ブロックのパターンマッチングを行うパターンマッチング手段と、前記パターンマッチング手段の結果より前記各段階における動きベクトルを決定する手段を有することを特徴とする動き検出装置。

【請求項5】 画素取り出し手段に、探索位置間隔が狭まるにつれて、取り出す画素数を増やす手段を接続した請求項4記載の動き検出装置。

【請求項6】 参照画素取り出し手段と、処理画素取り出し手段として、前記参照画素に低域通過フィルタを掛け、探索位置間隔に応じて参照位置設定手段により設定された基準位置より参照画素の取り出しを設定する手段と、処理ブロックを構成する画素に低域通過フィルタを掛け、前記低域通過フィルタを掛けた画素のうち、全ての画素、あるいは少ない画素数の画素を取り出す手段を備えた請求項4記載の動き検出装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は映像信号の高能率符号化などに用いられる動き検出装置に関する。

【0002】

【従来の技術】 動き検出は画像処理、フレーム間差分を用いた高能率符号化などに用いられる技術である。動き検出の一手法としてブロックマッチング法と呼ばれるものが従来より知られている。この概念図を図1に示す。

これは処理を行おうとしている処理画面を小ブロックに分割し、各ブロックにおける動きを、参照に用いる参照画面中の同位置にあるブロックから一定間隔で位置をずらしていきながら処理画面のブロックとの予測誤差を順次計算、比較していき、最も予測誤差の小さくなる位置をそのブロックに対する動き補正位置とし、処理画面のブロックの位置と、そのブロックに対する動き補正位置との差をそのブロックにおける動きベクトルとする。予測誤差を求めるブロックの探索方法には代表的なものとして、3ステップ法などの木探索法がある。図2に従来の3ステップ法の概念図を示す。

【0003】 図3に従来の3ステップ法を用いた動き検出装置の構成図を示す。1はブロック分割器、2は参照画面蓄積器、3は処理ブロック取り出し器、4は処理ブロック位置設定器、5は探索範囲設定器、6は探索ステップ設定器、7はブロック探索器、8は参照ブロック取り出し器、9はブロックマッチング器、10は動きベクトル検出器である。

【0004】 図2において処理画面中より処理ブロック位置設定器4で設定した位置の処理ブロックXを処理ブロック取り出し器3を用いて取り出し、そのブロック位置と、同位置にある参照画面中の探索範囲設定器5で設定された領域内の位置E1を基準位置としてブロック探索器7を用いて設定し、E1にあるブロックを参照ブロック取り出し器8を用いて取り出し、探索第1ステップの基準参照ブロックとする。

【0005】 第1ステップとして基準位置にできる基準参照ブロックE1と処理ブロックXとのブロックマッチングをブロックマッチング器9を用いて取り、そこで得られた予測誤差を動きベクトル検出器10に格納する。

ブロック探索器 7 に設定した基準位置からの参照ブロックの動きベクトル量もまた同じく動きベクトル検出器 10 に格納する。その後、探索範囲設定器 5 で設定された探索領域内を探索ステップ設定器 6 により設定された探索画素間隔分である、縦 v 1 画素、横 h 1 画素の一定間隔で第 1 ステップの基準参照ブロック E 1 よりブロック位置をずらしていきながら新たな参照ブロックを参照ブロック取り出し器 8 より取り出し、処理ブロックとのマッチングを取り、順次予測誤差を計算し、最小予測誤差値、および最小予測誤差値を取る場合の参照ブロックの動きベクトル量を動きベクトル検出器 10 の値として更新していく。そして最も予測誤差の小さくなる参照ブロック位置を、A 1 から J 1 の内より第 1 ステップの最適ブロック位置として選びだし、この最適ブロック位置を処理ブロックに対する動き補正位置とする。また基準位置より最適ブロック位置までの動きベクトル量を処理ブロックにおける第 1 ステップでの動きベクトルとする。

【0006】次に上記で求めた補正位置を新たな基準位置として、ブロック探索器 7 を用いて設定する。ここで選ばれたブロック位置を B 1 とすると、探索ステップ設定器 6 で設定された第 2 ステップの新たな基準位置として B 1 を設定する。ここで改めて B 1 を E 2 と定める。E 2 を第 2 ステップの基準位置とし、そこから縦 v 2 画素、横 h 2 画素離れた位置にできるブロック中で最適なブロックを A 2 から J 2 の内より選び出し、前記同様動きベクトル検出器 10 により第 2 ステップの動きベクトルを検出する。ここで選ばれたブロック位置を C 2 とする。

【0007】最後に前記同様探索ステップ設定器 3 で設定された第 3 ステップとして改めて C 2 を E 3 とする。E 3 を第 3 ステップの基準位置とし、そこから縦 v 3、横 h 3 離れた位置にできるブロック中で最適なブロックを A 3 から J 3 の内より選び出し、前記同様動きベクトル検出器 10 により動きベクトルを検出する。

【0008】

【発明が解決しようとする課題】しかしながら従来の方法では、検索範囲を広げると計算回数及び時間、ハードウェア規模が大きくなる問題点があった。また動き検出ブロックの大きさを大きくすると計算回数及び時間、ハードウェア規模が大きくなり、検出精度をあげることが困難となる問題点があった。本発明はかかる点に鑑み、従来に比べ計算回数を抑えることを可能とする動き検出方法を提供することを目的とする。

【0009】

【課題を解決するための手段】この目的を達成するため、本発明の動き検出装置は、処理画面を複数個のブロックに分担する分割手段と、前記分割手段により分割されたブロックのうち動きベクトルを検出使用とする処理ブロックの位置に対応している参照画面内の位置から、所定の検出範囲を設定し、前記検出範囲内を、複数の探

索位置間隔を段階的に定めて探索し、前記各段階に応じて前記検出範囲内より前記処理ブロックとのパターンマッチングを行うための参照ブロックを取り出す参照ブロック取り出し手段と、前記探索位置間隔に応じて前記参照ブロック、および前記処理ブロックを構成する全ての画素、あるいは一部の画素を取り出す画素取り出し手段と、前記画素取り出し手段によって取り出された画素を用いて前記参照ブロック、および前記処理ブロックのパターンマッチングを行うパターンマッチング手段と、前記パターンマッチング手段の結果より前記各段階における動きベクトルを決定する手段を構成要件としている。

【0010】

【作用】本発明によれば動きベクトル探索に用いる画素の配置を行うことにより、より少ない計算回数、小さい装置規模で検出精度を保持しながら動き検出法を得ることができる。

【0011】

【実施例】図 4 は本発明の第 1 の実施例を説明するための動き検出装置の構成図である。

【0012】図において 31 はブロック分割器、32 は参照画面蓄積器、33 は処理ブロック取り出し器、34 は処理ブロック位置設定器、35 は探索範囲設定器、36 は探索ステップ設定器、37 はブロック探索器、38 は参照ブロック取り出し器、39、40 は画素取り出し器、41、42 はフィルタ、43 は画素配置器、44 はブロックマッチング器、45 は動きベクトル検出器である。参照ブロック、および処理ブロックを縦 16 画素、横 16 画素、計 256 画素 (16×16 画素) で構成し、また探索ステップが 3 である場合を示す。また参照画面内の探索範囲を縦、横 ± 7 画素とし、ステップ 1、2、および 3 の場合の参照画面内の探索範囲をそれぞれ縦、横 ± 4、± 2、および ± 1 画素とする。なお 3 つのステップの参照画面内の探索間隔をそれぞれ記号 (v_1, h_1) (v_2, h_2) (v_3, h_3) で示す。入力した処理画面をブロック分割器 31 により分割し、その中で処理ブロック位置設定器 34 によって設定された位置のブロックを処理ブロック取り出し器 33 から取り出す。また参照画面を参照画面蓄積器 32 により蓄積する。蓄積された参照画面内から、処理ブロック位置設定器 34 で設定された位置を探索範囲設定器 35 に設定し、その位置より探索範囲を設定する。そして探索範囲設定器 35 に設定された位置を基準位置として設定された範囲より、処理ブロックと同位置にある参照画面内の位置を基準位置としてブロック探索器 37 を用いて設定する。そして設定された位置のブロックを参照ブロックとする。

【0013】探索ステップ設定器 36 で探索ステップを第 1 ステップに初期化し、かつ、探索ステップ設定器 36 より第 1 ステップでの探索画素間隔である v_1, h_1 およびブロック内の画素配置位置を設定する。取り出さ

れた第1ステップ1での画素間隔で、探索範囲設定器35で設定した探索範囲をブロック探索器37により探索し、その範囲内の参照ブロックを参照ブロック取り出し器38より取り出す。処理ブロック取り出し器33より取り出された処理ブロック、および参照ブロック取り出し器38より取り出された参照ブロックの双方のブロックを構成する画素に低域通過フィルタをフィルタ41、42を用いて掛け、フィルタの掛けた画素の内、探索ステップ設定器36で設定された画素を画素配置器43により配置する。配置された参照ブロックおよび処理ブロック双方の画素を画素取り出し器39、40を用いて取り出し、ブロックマッチング器44を用いてマッチングを行う。図5には参照ブロック、処理ブロックなどのブロックを構成する画素Px、および画素取り出し器39から取り出された各ステップごとの画素P1、P2、P3を示す。図5内で白丸で示したものが画素取り出し器59から取り出された画素である。なおここでは各ステップごとに取り出された画素数をそれぞれ32、63、128とした。

【0014】マッチングにより得られた参照ブロック、処理ブロック間の予測誤差を動きベクトル検出器45に格納する。探索範囲設定器35に設定した基準位置からの参照ブロックの動きベクトル量も同じく動きベクトル検出器45に格納する。

【0015】その後、探索範囲設定器35で設定された探索領域内を探索ステップ設定器36により設定された探索画素間隔分の一定間隔でずらしていきながら新たな参照ブロックを参照ブロック取り出し器38を用いて取り出し、双方のブロックを構成する画素に低域通過フィルタをフィルタ41、42を用いて掛け、フィルタの掛けた画素の内、探索ステップ設定器36で設定された画素を画素配置器43により配置する。配置された参照ブロックおよび処理ブロック双方の画素を画素取り出し器39、40を用いて取り出し、ブロックマッチング器44を用いてマッチングを行う。マッチングによって得られた予測誤差を順次計算し、最適予測誤差値、および最低予測誤差値を取る場合の動きベクトル量を動きベクトル検出器45の値として更新していく。そして最も予測誤差の小さくなる参照ブロックの位置を最適ブロック位置とし、この最適ブロック位置を処理ブロックに対する動き補正位置とする。また基準位置より最適マクロブロック位置までの動きベクトル量を処理ブロックにおける第1ステップでの動きベクトルとする。

【0016】次に上記求めた補正位置を新たな基準位置としてブロック探索器37に設定する。そして探索画素間隔、処理ブロック、および参照ブロック内の画素配置位置を探索ステップ設定器36より新たに第2ステップとし設定し、上記第1ステップの場合と同様に処理ブロックにおける第2ステップでの動きベクトルを求める。

【0017】また同様に第2ステップで求めた補正位置 50

を次の第3ステップの基準位置とし第3ステップでの動きベクトルを求める。

【0018】なお、以上の第1の実施例において、探索ステップ回数を3回としたが、探索ステップ回数は任意である。また、参照画面内の探索範囲を縦、横±7画素、および探索間隔を各ステップごとにそれぞれ縦、横±4、±2、±1画素としたが、探索範囲および探索間隔は任意である。また、画素配置器43で配置される画素数の配置位置を図5に示したが、画素の配置位置は任意である。

【0019】なお、以上の第1の実施例において、参照ブロック取り出し器38、および処理ブロック取り出し器33より取り出されたブロックの大きさをV0×H0、また画素取り出し器59、60から取り出された各ステップごとの画素数をV1×H1、V2×H2、V3×H3とした場合、V0、H0、V1、H1、V2、H2、V3、H3は任意である。但し、V1、V2、V3はV0以下、またH1、H2、H3はH0以下でなければならない。また、予測誤差を得る際に行う計算方法として、例えば画素取り出し器59、60から取り出された双方の御そのそれとの差の絶対値和を求める方法などがあるが、予測誤差を得る際に行う計算方法は任意である。

【0020】図6は本発明の第2の実施例を説明するための動き検出装置の構成図である。図において51はブロック分割器、52は参照画像蓄積器、53は処理ブロック取り出し器、54は処理ブロック位置設定器、55は探索範囲設定器、56は探索ステップ設定器、57は探索器、58は参照基準位置設定器、59、60は画素取り出し器、61、62はフィルタ、63は画素配置器、64はマッチング器、65は動きベクトル検出器である。処理ブロックを縦16画素、横16画素、計256画素(16×16画素)で構成し、また探索ステップが3である場合を示す。また参照画面内の探索範囲を縦、横±7画素とし、ステップ1、2、および3の場合の参照画面内の探索範囲をそれぞれ縦、横±4、±2、および±1画素とする。なお3つのステップの参照画面内の探索間隔をそれぞれ記号(v1, h1) (v2, h2) (v3, h3) で示す。

【0021】入力した処理画面をブロック分割器51により分割し、その中で処理ブロック位置設定器54によって設定された位置のブロックを処理ブロック取り出し器53から取り出す。また参照画面を参照画面蓄積器52により蓄積する。蓄積された参照画面内より、処理ブロック位置設定器54で設定された位置より探索範囲設定器55を用いて探索範囲を設定する。また、処理ブロック位置設定器54で設定された位置を、第1ステップ基準位置として、参照基準位置設定器58に設定する。

【0022】探索ステップ設定機56で探索ステップを第1ステップに初期化し、かつ、探索ステップ設定器5

6より第1ステップでの探索画素間隔であるv1, h1、およびブロック内の画素配置位置を設定する。取り出された第1ステップ1での画素間隔で、探索範囲設定器55での設定した探索範囲を探索器57により探索し、その範囲内の参照位置を参照基準位置設定器58により設定する。

【0023】処理ブロックの取り出し器53より取り出された処理ブロックを構成する画素に低域通過フィルタをフィルタ61を用いて掛け、フィルタの掛けた画素の内、探索ステップ設定器56で設定された画素を画素配置器63により配置する。配置された処理ブロック中の画素を画素取り出し器59を用いて取り出す。また前記参照基準位置設定器58で設定された参照位置より、探索ステップ設定器56で設定された画素を画素配置器63により配置し、配置された画素を画素取り出し器60を用いて取り出すが、取り出す際に、取り出す画素の近傍画素に低域通過フィルタをフィルタ62を用いて掛けた後に取り出す。

【0024】画素取り出し器59, 60を用いて取り出した参照画面内の画素、および処理ブロック中の画素のマッチングを、マッチング器64を用いて行う。図5には処理ブロックのブロックを構成する画素Px、および画素取り出し器59から取り出された各ステップごとの画素P1, P2, P3を示す。図5内で白丸で示したものが画素取り出し器59から取り出された画素である。なおここでは各ステップごとに取り出される画素数をそれぞれ32, 64, 128とした。マッチングにより得られた予測誤差を動きベクトル検出器65に格納する。参照基準位置設定器58に設定した第1ステップ基準位置から、同じく参照基準位置設定器58で設定された参考位置までの動きベクトル量もまた同じく動きベクトル検出器65に格納する。その後、探索範囲設定器55で設定された探索領域内を探索ステップ設定器56により設定された探索画素間隔分の一定時間でずらしていくながら新たな参照位置を参照基準位置設定器58で設定し、処理ブロック取り出し器53より取り出された処理ブロックを構成する画素に低域通過フィルタをフィルタ61を用いて掛け、フィルタの掛けた画素の内、探索ステップ設定器56で設定された画素を画素配置器63により配置する。配置された処理ブロック中の画素を画素取り出し器59を用いて取り出す。また前記参照基準位置設定器58で設定された参照位置より、探索ステップ設定器56で設定された画素を画素配置器63により配置し、配置された画素を画素取り出し器60を用いて取り出すが、取り出す際に、取り出す画素の近傍画素に低域通過フィルタをフィルタ62を用いて掛けた後に取り出す。取り出した処理ブロック中の画素と、参照画像中の画素とのマッチングをマッチング器64を用いて取り、順次予測誤差を計算し、最低予測誤差値、および最低予測誤差値を取る場合の動きベクトル量を動きベクト

ル検出器53の値として更新していく。そして最も予測誤差の小さくなる参照位置を処理ブロックに対する動き補正位置とし、また第1ステップ基準位置から動き補正位置までの動きベクトル量を処理ブロックにおける第1ステップでの動きベクトルとする。

【0025】次に上記で求めた最終的な動き補正位置を新たに第2ステップ基準位置として参照基準位置設定器58に設定する。そして探索画素間隔、処理ブロック、および参照画面内の画素配置位置を探索ステップ設定器

10 56より新たに第2ステップとして設定し、上記第1ステップの場合と同様に処理ブロックにおける第2ステップでの動きベクトルを求める。また同様に第2ステップで求めた動き補正位置を次の第3ステップの第3ステップ基準位置とし第3ステップでの動きベクトルを求める。

【0026】なお、以上の第2の実施例において、探索ステップ回数を3回としたが、探索ステップ回数は任意である。また、参照画面内の探索範囲を縦、横±7画素、および探索間隔を各ステップごとにそれぞれ縦、横±4, ±2, ±1画素としたが、探索範囲および探索間隔は任意である。また、画素配置器63で配置される画素の配置位置を図5に示したが、画素の配置位置は任意である。

【0027】また、処理ブロック取り出し器53より取り出されたブロックの大きさをV0×H0、また画素取り出し器59, 60から取り出された各ステップごとの画素数をV1×H1, V2×H2, V3×H3とした場合、V0, H0, V1, H1, V2, H2, V3, H3は任意である。但し、V1, V2, V3はV0以下、またH1, H2, H3はH0以下でなければならない。また、予測誤差を得る際に行う計算方法として、例えば画素取り出し器59, 60から取り出された双方の御そのそれぞれの差の絶対値和を求める方法などがあるが、予測誤差を得る際に行う計算方法は任意である。

【0028】実施例において段階的に探索を行う際の段階数をs、1段階毎の探索領域数m、1ブロック当たりの構成画素数nとすると、従来の技術では1ブロックの動きベクトルを検出する際に例えばsが3、つまり3段階によって探索を行うとすれば $3 \times m \times n \times 2$ の演算が必要であった。しかしながら、構成画素数nの内、段階1, 2, 3において配置する画総数をそれぞれn1, n2, n3とすると、演算回数は本発明では $m \times (n_1 + n_2 + n_3) \times 2$ となる。ただし $n_1 \geq n_2, n_2 \geq n_3$ である。

【0029】

【発明の効果】本発明は前記した構成により1動きベクトル検出のための演算回数は従来より $((3 \times n - (n_1 + n_2 + n_3)) \times m \times 2)$ 回削減可能となる。また実施例においてはマッチングに用いる画素を取り出す際にフィルタを用いたが、このフィルタを用いずに装置規

模の減少を図ることもできる。

【図面の簡単な説明】

【図1】本発明の一実施例の動き検出装置の動き検出の一手法であるブロックマッチング法の概念図

【図2】従来の動きベクトル検出法の一例である3ステップ法の概念図

【図3】従来の3ステップ法を用いた動き検出装置の構成図

【図4】本発明の第1の実施例を説明するための動き検出装置の構成図

【図5】ブロックマッチングに用いた場合に基準となる

ブロックを構成する画素、および実際にブロックマッチングに用いる画素の配置を示す概念図

【図6】本発明の第2の実施例を説明するための動き検出装置の構成図

【符号の説明】

3 1 ブロック分割器


3 9 画素取り出し器

4 3 画素配置器


4 4 ブロックマッチング器

10 4 5 動きベクトル検出器


【図1】




【図5】




【図2】



【図3】



【図4】



【図6】

